Sull'architettura Nehalem + CPU Intel Qual è l'interazione tra la cache L1, la cache L2, L1 DTLB e L2 DTLB? Su tutte le immagini che ho trovato non c'è una chiara spiegazione se la CPU guarda prima il DTLB L1, poi va alla cache L1D, o se va solo...
posta
22.03.2014 - 02:00