Ci sono CPU che eseguono questa possibile ottimizzazione della scrittura della cache L1?

Da ore di ricerca, non ero in grado di trovare una CPU che utilizza questa ottimizzazione specifica. La maggior parte delle ottimizzazioni menzionate di solito sono relative a hit / miss con operazioni di lettura / scrittura e accesso ai dati:

(pagine 7 e) link

Tuttavia, ciò non significa che questa ottimizzazione non possa essere eseguita. In generale, è possibile accedere a livello di programmazione alle dimensioni di una linea di cache della CPU. È anche possibile accedere ai valori correnti nei registri della cache, ma è piuttosto pericoloso farlo. Se accedete ai registri sbagliati in un brutto momento, potreste manometterli con quelli relativi a un programma in esecuzione. Oppure potresti inavvertitamente modificare il contenuto delle linee che stai cercando di leggere.

Recupero del valore corrente nella cache del registro

Inoltre, tutte le soluzioni teoriche richiedono una qualche forma di implementazione software (assemblatore). Il più vicino che ho trovato riguarda l'architettura ARM, che sembra consentire la manipolazione della cache. Oltre a questo, è necessario conoscere anche le dimensioni di una linea di cache per la CPU desiderata. È possibile leggere attentamente il contenuto della cache in una posizione secondaria in memoria, in incrementi di dimensioni linea, e confrontarlo con i dati che stanno per essere scritti nei registri (o linee della cache L1, in questo caso).

Leggi i contenuti della cache della CPU

Da lì, potresti ideare un sistema basato su software che prevenga riscritture identiche. Anche se questo è un po 'semplificato, è così perché la soluzione deve essere applicabile a qualsiasi CPU esistente.

Un'altra possibilità che ho trovato relativa alla coerenza della cache:

Passaggio pertinente da un articolo di Wikipedia sulla coerenza di

Il punto principale che ha attirato la mia attenzione, in relazione a questo problema, era la descrizione di Snarfing:

It is a mechanism where a cache controller watches both address and data in an attempt to update its own copy of a memory location when a second master modifies a location in main memory. When a write operation is observed to a location that a cache has a copy of, the cache controller updates its own copy of the snarfed memory location with the new data.

In altre parole, ci sono probabilmente dei meccanismi già in atto. È solo che potrebbero non essere utilizzati per l'ottimizzazione che hai suggerito. Dovresti implementare un software che esegua il confronto di lettura / scrittura.

Scrivere sulla cache L1 è un'operazione molto, molto critica.

Scrivere gli stessi identici dati sul retro sembra essere piuttosto raro. Un'ottimizzazione che accelera le cose in questo caso particolare non sta andando a ottenere un sacco di accelerazione in totale.

D'altra parte, questa ottimizzazione richiede un confronto tra vecchi dati e nuovi dati su ogni singola scrittura nella memoria cache. Ciò che lo rende peggiore è che richiede che i dati da scrivere siano effettivamente disponibili al momento della scrittura!

Di solito non è il caso di una CPU moderna. Ad esempio, i dati da scrivere possono ancora essere calcolati. La cache può ancora andare avanti, caricare la linea della cache, se necessario, contrassegnare la linea della cache come modificata e così via, anche prima del completamento del calcolo. Tutta la conservazione del libro può essere già eseguita tranne la reale modifica della linea della cache. Se si desidera confrontare il risultato appena scritto e i vecchi dati della cache, ciò non è possibile.

Ad esempio, se hai codice C a [i] = x / y; la divisione x / y richiede un tempo straordinariamente lungo per funzionare sulla maggior parte delle CPU. Tuttavia, la maggior parte del lavoro necessario per gestire la memorizzazione del risultato in un [i] è accaduto molto prima che la divisione termini; l'unica cosa che manca è lo spostamento di otto byte risultato alla linea della cache. Un'operazione che scarica la linea della cache attenderà automaticamente fino al completamento della divisione. Un'operazione che legge un [i] verrà probabilmente reindirizzata per ottenere il risultato direttamente dal divisore.

One possible optimization would be to have the cache compare the contents of the write and the previous contents of the cache, and if they're the same, don't mark the line as dirty

Questa ottimizzazione non raddoppierà il tempo necessario alla CPU per scrivere qualcosa nella cache? Poiché ciascuna scrittura della riga della cache verrà ora accompagnata da un'operazione di confronto, che non è gratuita.

Quindi, attualmente l'ottimizzazione dipenderà dal fattore molto vago: quante volte un software medio riscrive la sua memoria memorizzabile nella cache con gli stessi dati.